DDR5 Stress Accessory Automation Commands

The DDR5 Stress Accessory provides features to control DDR commands for establishing loopback with RDIMM modules, communicating via I2C bus to Astek CTC3 board, controlling reference clock characteristics, and controlling stress generation.

These commands are available when the Acc:Type is "DDR5".

Acc:DDR: [Category] DDR5 accessory, (IsClass)

Acc:DDR:Const: [Category] Constants, (IsClass)

Acc:DDR:Const:Options..[Property] Option Code, String, (RO, NoEvent, NoSave)

Acc:DDR:Const:SN.......[Property] Serial Number, String, (RO, NoEvent, NoSave)

Acc:DDR:CardType.........[Property] Loopback card type selection, Enum <RDIMM, LRDIMM, COMBO>

Acc:DDR:Channel..........[Property] Loopback Channel under test, Enum <ChA, ChB>

Acc:DDR:ConnectClock.....[Property] Loopback Clock signal associated with lane selection, Enum <ClockSignals, DataSignals, CommandSignals, CK, DQS0_A, DQS1_A, DQS2_A, DQS3_A, DQS4_A, DQS5_A, DQS6_A, DQS7_A, DQS8_A, DQS9_A, DQS0_B, DQS1_B, DQS2_B, DQS3_B, DQS4_B, DQS5_B, DQS6_B, DQS7_B, DQS8_B, DQS9_B, DQ0_A, DQ1_A, DQ2_A, DQ3_A, DQ4_A, DQ5_A, DQ6_A, DQ7_A, DQ8_A, DQ9_A, DQ10_A, DQ11_A, DQ12_A, DQ13_A, DQ14_A, DQ15_A, DQ16_A, DQ17_A, DQ18_A, DQ19_A, DQ20_A, DQ21_A, DQ22_A, DQ23_A, DQ24_A, DQ25_A, DQ26_A, DQ27_A, DQ28_A, DQ29_A, DQ30_A, DQ31_A, DQ0_B, DQ1_B, DQ2_B, DQ3_B, DQ4_B, DQ5_B, DQ6_B, DQ7_B, DQ8_B, DQ9_B, DQ10_B, DQ11_B, DQ12_B, DQ13_B, DQ14_B, DQ15_B, DQ16_B, DQ17_B, DQ18_B, DQ19_B, DQ20_B, DQ21_B, DQ22_B, DQ23_B, DQ24_B, DQ25_B, DQ26_B, DQ27_B, DQ28_B, DQ29_B, DQ30_B, DQ31_B, CA0_A, CA1_A, CA2_A, CA3_A, CA4_A, CA5_A, CA6_A, CA0_B, CA1_B, CA2_B, CA3_B, CA4_B, CA5_B, CA6_B>, (RO)

Acc:DDR:ConnectData......[Property] Loopback Data signal associated with lane selection, Enum <ClockSignals, DataSignals, CommandSignals, CK, DQS0_A, DQS1_A, DQS2_A, DQS3_A, DQS4_A, DQS5_A, DQS6_A, DQS7_A, DQS8_A, DQS9_A, DQS0_B, DQS1_B, DQS2_B, DQS3_B, DQS4_B, DQS5_B, DQS6_B, DQS7_B, DQS8_B, DQS9_B, DQ0_A, DQ1_A, DQ2_A, DQ3_A, DQ4_A, DQ5_A, DQ6_A, DQ7_A, DQ8_A, DQ9_A, DQ10_A, DQ11_A, DQ12_A, DQ13_A, DQ14_A, DQ15_A, DQ16_A, DQ17_A, DQ18_A, DQ19_A, DQ20_A, DQ21_A, DQ22_A, DQ23_A, DQ24_A, DQ25_A, DQ26_A, DQ27_A, DQ28_A, DQ29_A, DQ30_A, DQ31_A, DQ0_B, DQ1_B, DQ2_B, DQ3_B, DQ4_B, DQ5_B, DQ6_B, DQ7_B, DQ8_B, DQ9_B, DQ10_B, DQ11_B, DQ12_B, DQ13_B, DQ14_B, DQ15_B, DQ16_B, DQ17_B, DQ18_B, DQ19_B, DQ20_B, DQ21_B, DQ22_B, DQ23_B, DQ24_B, DQ25_B, DQ26_B, DQ27_B, DQ28_B, DQ29_B, DQ30_B, DQ31_B, CA0_A, CA1_A, CA2_A, CA3_A, CA4_A, CA5_A, CA6_A, CA0_B, CA1_B, CA2_B, CA3_B, CA4_B, CA5_B, CA6_B>, (RO)

Acc:DDR:Device...........[Property] Loopback Device under test, Enum <DRAM, RCD, DB>

Acc:DDR:DramType.........[Property] Loopback DIMM Type selection, Enum <1RX4, 1RX8, 2RX4, 2RX8>

Acc:DDR:Host.............[Property] SM Bus device host ID, Enum <Host0, Host1, Host2, Host3, Host4, Host5, Host6, Host7>

Acc:DDR:InProgress.......[Property] Loopback in progress, Bool, (RO)

Acc:DDR:Lane.............[Property] Loopback lane selection, Enum <DQ0_A, DQ1_A, DQ2_A, DQ3_A, DQ4_A, DQ5_A, DQ6_A, DQ7_A, DQ8_A, DQ9_A, DQ10_A, DQ11_A, DQ12_A, DQ13_A, DQ14_A, DQ15_A, DQ16_A, DQ17_A, DQ18_A, DQ19_A, DQ20_A, DQ21_A, DQ22_A, DQ23_A, DQ24_A, DQ25_A, DQ26_A, DQ27_A, DQ28_A, DQ29_A, DQ30_A, DQ31_A, DQ0_B, DQ1_B, DQ2_B, DQ3_B, DQ4_B, DQ5_B, DQ6_B, DQ7_B, DQ8_B, DQ9_B, DQ10_B, DQ11_B, DQ12_B, DQ13_B, DQ14_B, DQ15_B, DQ16_B, DQ17_B, DQ18_B, DQ19_B, DQ20_B, DQ21_B, DQ22_B, DQ23_B, DQ24_B, DQ25_B, DQ26_B, DQ27_B, DQ28_B, DQ29_B, DQ30_B, DQ31_B, CA0_A, CA1_A, CA2_A, CA3_A, CA4_A, CA5_A, CA6_A, CA0_B, CA1_B, CA2_B, CA3_B, CA4_B, CA5_B, CA6_B>

Acc:DDR:LoopbackStatus...[Property] Loopback status, String, (RO)

Acc:DDR:PdaEarlyClocking.[Property] PDA Enumerate before clocking (reqd for Micron loopback), Bool, (NoSave)

Acc:DDR:Phase............[Property] Loopback phase selection, Enum <PhaseA, PhaseB, PhaseC, PhaseD>

Acc:DDR:Rank.............[Property] SM Bus rank selection, Enum <R0, R1>

Acc:DDR:Speed............[Property] Loopback DDR module type and speed selection, Enum <DDR5-3200, DDR5-3600, DDR5-4000, DDR5-4400, DDR5-4800, DDR5-5200, DDR5-5600, DDR5-6000, DDR5-6400>

Acc:DDR:FetchDevices.....[Method] Fetch list of devices currently available

Acc:DDR:FetchLanes.......[Method] Fetch list of lanes currently available

Acc:DDR:FetchPhases......[Method] Fetch list of phases currently available

Acc:DDR:Loopback.........[Method] Start loopback (asynchronous)

Acc:DDR:LoopbackCancel...[Method] Loopback cancel

Acc:DDR:PowerOn..........[Method] Power-on MIC

Acc:DDR:ProgramPhase.....[Method] Program Phase DRAM+RCD

Acc:DDR:CTC: [Category] CTC2 Board category, (IsClass)

Acc:DDR:CTC:DramMPC....[Method] DramMPC devaddr devchan rank addr data

Acc:DDR:CTC:DramMRR....[Method] DramMRR devaddr devchan rank addr

Acc:DDR:CTC:DramMRW....[Method] DramMRW devaddr devchan rank addr data

Acc:DDR:CTC:DramNOP....[Method] DramNOP devaddr devchan rank

Acc:DDR:CTC:I2cWriteByte.[Method] I2cWriteByte devaddr addr byte

Acc:DDR:CTC:ReadByte...[Method] ReadByte devaddr devchan addr

Acc:DDR:CTC:ReadDword..[Method] ReadDword devaddr devchan addr

Acc:DDR:CTC:SetGpio....[Method] SetGpio [#] ... <on|off> (pins 0-16, only 6 supported)

Acc:DDR:CTC:WriteByte..[Method] WriteByte devaddr devchan addr byte

Acc:DDR:CTC:WriteDword.[Method] WriteDword devaddr devchan addr byte1 byte2 byte3 byte4 (msb first)

Acc:DDR:CTC:WriteWord..[Method] WriteWord devaddr devchan addr byte1 byte2 (msb first)

Acc:DDR:DFE: [Category] DFE category, (IsClass)

Acc:DDR:DFE:Enables....[Property] DFE Tap enable values, Bool[4]

Acc:DDR:DFE:Gain.......[Property] DFE Gain selection, Enum <-6dB, -4dB, -2dB, 0dB, 2dB, 4dB, 6dB>

Acc:DDR:DFE:Taps.......[Property] DFE Tap values, Double[4], -200.000 to 200.000, mV

Acc:DDR:DFE:Program....[Method] Program DFE with current settings

Acc:DDR:Ref: [Category] Reference clock category, (IsClass)

Acc:DDR:Ref:Ampl.......[Property] Reference clock amplitude, Double, 50.000 to 900.000, mV

Acc:DDR:Ref:Coupling...[Property] Reference Coupling Type, Enum <DC, AC>

Acc:DDR:Ref:DCLevel....[Property] Reference Termination DC Level, Double, -2000.000 to 3300.000, mV

Acc:DDR:Ref:Delay......[Property] Ref clock delay, Double, 0.000 to 140.000, ps

Acc:DDR:Ref:Impedance..[Property] Reference Termination Impedance, Double, 1.000 to 1000.000, Ohms

Acc:DDR:Ref:Invert.....[Property] Reference clock invert, Bool

Acc:DDR:Ref:Link.......[Property] Reference DC offsets linked, Bool

Acc:DDR:Ref:OffsetNeg..[Property] Reference clock offset negative, Double, -2000.000 to 3300.000, mV

Acc:DDR:Ref:OffsetPos..[Property] Reference clock offset, Double, -2000.000 to 3300.000, mV

Acc:DDR:Ref:TermType...[Property] Reference Termination Type, Enum <DC, AC>

Acc:DDR:Stress: [Category] Stress category, (IsClass)

Acc:DDR:Stress:OpRate..[Property] Operating rate, Double, 1.000000 to 32.000000, Gbps

Acc:DDR:Stress:RJEnabled.[Property] RJ Enabled, Bool

Acc:DDR:Stress:RJLevel.[Property] RJ Level RMS, Double, 0.0 to 16.0, ps rms

Acc:DDR:Stress:SIAmpl..[Property] SI Amplitude, Double, 0.000 to 1500.000, mV

Acc:DDR:Stress:SIEnabled.[Property] SI Enabled, Bool

Acc:DDR:Stress:SIFreq..[Property] SI Frequency, Double, 0.100 to 3000.000, MHz

Acc:DDR:Stress:SJEnabled.[Property] SJ Enabled, Bool

Acc:DDR:Stress:SJFreq..[Property] SJ Frequency, Double, 0.100 to 220.000, MHz

Acc:DDR:Stress:SJLevel.[Property] SJ Level, Double, 0.0 to 200.0, ps p-to-p